EnglishIn this paper, we present a physically-based Monte-Carlo (MC) model reproducing the leakage current flowing across typical dielectric layers (SiO2, high-k) used in ULSI technologies. Simulations will be shown to predict accurately currents measured on MOSFETs, large area MOS capacitor, and tunnel oxides of Flash memories after electrical and radiation stresses. Statistical aspects related to leakage current and threshold voltage are reproduced correctly, allowing worst case corner prediction, necessary to assess dielectric damaging effects on logic circuits and non-volatile memory operation.
Attenzione! Scheda prodotto non ancora validata dall'Ateneo
Dati e metadati della pubblicazione sono in fase di verifica da parte dell'Ateneo. In caso di errori o violazione dei diritti d'autore, contattare: supporto.iris@unimore.it
| Anno di pubblicazione: | 2007 |
| Titolo: | Dielectric Reliability for Future Logic and Non-Volatile Memory Applications: a Statistical Simulation Analysis Approach |
| Autori: | A. Padovani; L. Larcher; A. Chimenton; P. Pavan; P. Olivo |
| Autori: | |
| Rivista: | |
| Volume: | 8 |
| Pagina iniziale: | 237 |
| Pagina finale: | 242 |
| Appare nelle tipologie: | Articolo su rivista |
File in questo prodotto:
I documenti presenti in Iris Unimore sono rilasciati con licenza Creative Commons Attribuzione - Non commerciale - Non opere derivate 3.0 Italia, salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris
Copyright © 2018