EnglishTwo-dimensional device simulations are adopted as a tool to characterize deep levels in 6H-SiC, buried gate, n-channel JFETs. Deep levels can be detected by means of Deep Level Transient Spectroscopy (DLTS) or transconductance frequency dispersion measurements. Subsequent simulation of the drain-current transients following the application of a gate-source voltage step allows the energetic and spatial position of the different deep levels to be inferred.
| Data di pubblicazione: | 2002 |
| Titolo: | Deep-level characterization in 6H-SiC JFETs by means of two-dimensional device simulations |
| Autori: | G. VERZELLESI; G. MENEGHESSO; A. MAZZANTI; C. CANALI; E. ZANONI |
| Autori: | |
| Data del convegno: | Mar. 2002 |
| Nome del convegno: | Workshop on Physical Simulation of Semiconductor Devices (PSSD) |
| Luogo del convegno: | Leeds (UK) |
| Titolo del libro: | N/A |
| Appare nelle tipologie: | Relazione in Atti di Convegno |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti presenti in Iris Unimore sono rilasciati con licenza Creative Commons Attribuzione - Non commerciale - Non opere derivate 3.0 Italia, salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris
Copyright © 2018