EnglishTwo-dimensional device simulations are adopted as a tool to characterize deep levels in 6H-SiC, buried gate, n-channel JFETs. Deep levels can be detected by means of Deep Level Transient Spectroscopy (DLTS) or transconductance frequency dispersion measurements. Subsequent simulation of the drain-current transients following the application of a gate-source voltage step allows the energetic and spatial position of the different deep levels to be inferred.
Deep-level characterization in 6H-SiC JFETs by means of two-dimensional device simulations / Verzellesi, Giovanni; G., Meneghesso; Mazzanti, Andrea; Canali, Claudio; E., Zanoni. - STAMPA. - (2002). ((Intervento presentato al convegno Workshop on Physical Simulation of Semiconductor Devices (PSSD) tenutosi a Leeds (UK) nel Mar. 2002.
| Data di pubblicazione: | 2002 |
| Titolo: | Deep-level characterization in 6H-SiC JFETs by means of two-dimensional device simulations |
| Autore/i: | Verzellesi, Giovanni; G., Meneghesso; Mazzanti, Andrea; Canali, Claudio; E., Zanoni |
| Autore/i UNIMORE: | |
| Nome del convegno: | Workshop on Physical Simulation of Semiconductor Devices (PSSD) |
| Luogo del convegno: | Leeds (UK) |
| Data del convegno: | Mar. 2002 |
| Citazione: | Deep-level characterization in 6H-SiC JFETs by means of two-dimensional device simulations / Verzellesi, Giovanni; G., Meneghesso; Mazzanti, Andrea; Canali, Claudio; E., Zanoni. - STAMPA. - (2002). ((Intervento presentato al convegno Workshop on Physical Simulation of Semiconductor Devices (PSSD) tenutosi a Leeds (UK) nel Mar. 2002. |
| Tipologia | Relazione in Atti di Convegno |
File in questo prodotto:
I documenti presenti in Iris Unimore sono rilasciati con licenza Creative Commons Attribuzione - Non commerciale - Non opere derivate 3.0 Italia, salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris
Copyright © 2021