Early assessment of tunnel-FET for energy-efficient logic circuits / Crupi, F., Strangio, S., Palestri, P., Lanuzza, M., Esseni, D.. - (2016), pp. 27-30. (13th IEEE International Conference on Solid-State and Integrated Circuit Technology, ICSICT 2016 Hangzhou, Cina 25-28 Ottobre. 2016) [10.1109/ICSICT.2016.7998830].

Early assessment of tunnel-FET for energy-efficient logic circuits

PALESTRI, Pierpaolo;ESSENI, David
2016
2016
13th IEEE International Conference on Solid-State and Integrated Circuit Technology, ICSICT 2016
Hangzhou, Cina
25-28 Ottobre. 2016
WOS:000478951000006
2-s2.0-85028668945
27
30
Crupi, Felice; Strangio, Sebastiano; Palestri, Pierpaolo; Lanuzza, Marco; Esseni, David
Early assessment of tunnel-FET for energy-efficient logic circuits / Crupi, F., Strangio, S., Palestri, P., Lanuzza, M., Esseni, D.. - (2016), pp. 27-30. (13th IEEE International Conference on Solid-State and Integrated Circuit Technology, ICSICT 2016 Hangzhou, Cina 25-28 Ottobre. 2016) [10.1109/ICSICT.2016.7998830].
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

Licenza Creative Commons
I metadati presenti in IRIS UNIMORE sono rilasciati con licenza Creative Commons CC0 1.0 Universal, mentre i file delle pubblicazioni sono rilasciati con licenza Attribuzione 4.0 Internazionale (CC BY 4.0), salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11380/1328058
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 1
  • ???jsp.display-item.citation.isi??? 0
social impact