Does Multi Trap Assisted Tunneling Explain the Oxide Thickness Dependence of the Statistics of SILC in FLASH Memory Arrays ?

Vianello, E; Driussi, Francesco; Esseni, David; Selmi, Luca; Van Duuren, M; Widdershoven, F.

doi:10.1109/ESSDER.2006.307723

In this paper, we analyze the experimental SILC statistical data at low stress reported in [5]. To this purpose we developed an analytical physical model to study the statistical distribution of the TAT current due to single and multiple traps in the gate oxide of a Floating Gate memory cell. We modeled also the generation dynamics of conductive percolation paths due to more traps and we simulated the SILC statistical distribution in the memory cell. This study points out the differences in the statistical behavior of the TAT current due to defects formed by single and multiple traps.

Does Multi Trap Assisted Tunneling Explain the Oxide Thickness Dependence of the Statistics of SILC in FLASH Memory Arrays ? / Vianello, E; Driussi, Francesco; Esseni, David; Selmi, Luca; VAN DUUREN, M; Widdershoven, F.. - STAMPA. - (2006), pp. 403-406. ((Intervento presentato al convegno European Solid State Device Research Conference (ESSDERC) tenutosi a Montreux (CH) nel 18-22/09/2006.

Data di pubblicazione:	2006
Titolo:	Does Multi Trap Assisted Tunneling Explain the Oxide Thickness Dependence of the Statistics of SILC in FLASH Memory Arrays ?
Autore/i:	Vianello, E; Driussi, Francesco; Esseni, David; Selmi, Luca; VAN DUUREN, M; Widdershoven, F.
Autore/i UNIMORE:	VIANELLO E DRIUSSI, Francesco ESSENI, David SELMI, LUCA VAN DUUREN M WIDDERSHOVEN F. mostra contributor esterni nascondi contributor esterni
Digital Object Identifier (DOI):	http://dx.doi.org/10.1109/ESSDER.2006.307723
Codice identificativo Scopus:	2-s2.0-84957883144
Codice identificativo ISI:	WOS:000245038000096
Nome del convegno:	European Solid State Device Research Conference (ESSDERC)
Luogo del convegno:	Montreux (CH)
Data del convegno:	18-22/09/2006
Pagina iniziale:	403
Pagina finale:	406
Citazione:	Does Multi Trap Assisted Tunneling Explain the Oxide Thickness Dependence of the Statistics of SILC in FLASH Memory Arrays ? / Vianello, E; Driussi, Francesco; Esseni, David; Selmi, Luca; VAN DUUREN, M; Widdershoven, F.. - STAMPA. - (2006), pp. 403-406. ((Intervento presentato al convegno European Solid State Device Research Conference (ESSDERC) tenutosi a Montreux (CH) nel 18-22/09/2006.
Tipologia	Relazione in Atti di Convegno

File in questo prodotto:

File	Descrizione	Tipologia
ess06.pdf		N/A	Administrator Richiedi una copia

Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11380/1163416

Citazioni

I documenti presenti in Iris Unimore sono rilasciati con licenza Creative Commons Attribuzione - Non commerciale - Non opere derivate 3.0 Italia, salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris