EnglishIn this paper, FinFET stacks consisting of mixed three- (3T) and four-terminal (4T) devices are analyzed in terms of leakage. A novel figure of merit is introduced, and closed-form leakage models are derived. Analytical results are used to derive simple design criteria to minimize the leakage by properly mixing 3T and 4T devices in transistor stacks. The comparison with a bulk technology shows that properly designed FinFET circuits are able to reduce the leakage by one or two orders of magnitude.
| Data di pubblicazione: | 2009 |
| Titolo: | Design and evaluation of mixed 3T-4T FinFET stacks for leakage reduction |
| Autore/i: | Agostinelli, M; Alioto, M; Esseni, David; Selmi, Luca |
| Autore/i UNIMORE: | |
| Digital Object Identifier (DOI): | http://dx.doi.org/10.1007/978-3-540-95948-9_4 |
| Nome del convegno: | International Workshop on Power And Timing Modeling, Optimization and Simulation (PATMOS) |
| Luogo del convegno: | Lisboa (Portogallo) |
| Data del convegno: | settembre |
| Pagina iniziale: | 31 |
| Pagina finale: | 41 |
| Citazione: | Design and evaluation of mixed 3T-4T FinFET stacks for leakage reduction / Agostinelli, M; Alioto, M; Esseni, David; Selmi, Luca. - (2009), pp. 31-41. ((Intervento presentato al convegno International Workshop on Power And Timing Modeling, Optimization and Simulation (PATMOS) tenutosi a Lisboa (Portogallo) nel settembre. |
| Tipologia | Relazione in Atti di Convegno |
File in questo prodotto:
| File | Descrizione | Tipologia | |
|---|---|---|---|
| 2008_09_PATMOS_Agostinelli_DesignEvaluationMixed.pdf | N/A | Administrator Richiedi una copia |
Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11380/1163014
I documenti presenti in Iris Unimore sono rilasciati con licenza Creative Commons Attribuzione - Non commerciale - Non opere derivate 3.0 Italia, salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris
Copyright © 2020