Generazione di frequenza per applicazioni satellitari e a onde millimetriche

The research activities presented in this thesis are related to the design of analog CMOS Radio Frequency Integrated Circuits. In particular the effort was focused on frequency synthesizers (Phase-Locked Loop) for transceiver. This work especially deals with critical blocks such as Voltage Controlled Oscillator (VCO) and Frequency Dividers. The first part of thesis reports the design guideline of a negative resistance LC-tank VCO and the design of a 15GHz Quadrature Voltage Controlled Oscillator. This represents the contributions to the realizations of a Phase-Locked Loop (PLL) in technology CMOS 130nm for satellite applications in collaborations with the Polytech’Nice Sophia labora- tory in France. The second part of this thesis reports the contribution on the design of a 60 GHz Phase- Locked Loop (PLL) in 65nm CMOS technology for Wireless Personal Area Network (WPAN) applications in collaboration with the LAAS laboratory (Toulouse, France). In particular the design efforts were devote to the blocks working at millimeter Wave (mmW) frequency such as VCO and Frequency Divider (FD). Concerning the Frequency Di- viders the Injection-Locked topology was selected for the sake of its high frequency and low power characteristics. In particular the prescaler is an Injection-Locked LC-tank Frequency Divider (ILLCFD) followed by an Injection-Locked Ring Oscillator Frequency Divider (ILROFD). For the VCO the negative resistance design approach has been employed. All cited circuits have been implemented and succesfully tested.

Il lavoro di ricerca presentato in questa tesi è incentrato sulla progettazione di circuiti integrati a radio frequenza in tecnologia CMOS. In particolare l’impegno e’ stato focalizzato sui circuiti per la sintesi di frequenza (circuiti ad aggancio di fase) per ricetrasmettitori. L’attenzione è incentrata sulla progettazione dei blocchi più critici come oscillatori controllati in tensione (VCO) e divisori di frequenza. La prima parte della tesi presenta le linee guida per la progettazione di LC VCO a resistenza negativa e la progettazione di un oscillatore in quadratura controllato in tensione (QVCO) a 15GHz. Quest’ultimo rappresenta il contributo alla realizzazione di un sintetizzatore di frequenza a 15GHz in tecnologia CMOS 130nm per applicazioni satellitari in collaborazione con il Politecnico di Nizza (Sophia Antipolis, Francia). La seconda parte della tesi riporta il contributo alla realizzazione di un sintetizzatore di frequenza a 60GHz in tecnologia CMOS 65nm in collaborazione con i laboratori LAAS (Tolosa, Francia) per reti senza fili ad alta velocità e corta distanza WPAN. In particolare la progettazione dei blocchi a onde millimetriche come l’oscillatore e i primi due blocchi della catena di divisione. Per quanto riguarda i divisori di frequenza sono state utilizzate due topologie Injection-Locked per la efficacia ad alte frequenze e il loro basso consumo. Il prescaler é stato realizzato con una topologia oscillatore a risonatore LC sincronizzato e il secondo blocco con oscillatore ad anello sincronizzato. Il VCO è stato realizzato a resistenza negativa. Tutti i circuiti sopracitati sono stato testasti con successo.