Design and Simulation of a 64 Gb/s PAM-4 Wireline Receiver in 22 nm CMOS / Cortiula, A.; Scubla, D.; Murra, S.; Menin, D.; Bandiziol, A.; Driussi, F.; Palestri, P.. - (2025), pp. 1-4. ( 20th International Conference on PhD Research in Microelectronics and Electronics (PRIME) Taormina settembre 2025) [10.1109/prime66228.2025.11203302].
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
Cortiula_PRIME_2025.pdf
Accesso riservato
Tipologia:
VOR - Versione pubblicata dall'editore
Dimensione
396.53 kB
Formato
Adobe PDF
|
396.53 kB | Adobe PDF | Visualizza/Apri Richiedi una copia |
Pubblicazioni consigliate
I metadati presenti in IRIS UNIMORE sono rilasciati con licenza Creative Commons CC0 1.0 Universal, mentre i file delle pubblicazioni sono rilasciati con licenza Attribuzione 4.0 Internazionale (CC BY 4.0), salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris
