A normally-off type HEMT transistor comprising: a semiconductor heterostructure (4, 6, 200) having at least a first layer (4) and a second layer (6), the second layer being on top of the first layer is arranged; a trench (15) extending through the second layer and a portion of the first layer; a gate region (10) of conductive material extending into the trench; and a dielectric region (18) extending into the trench, covering the gate region and in contact with the semiconductor heterostructure. A portion of the trench is bounded laterally by a lateral structure (LS) forming at least a first stage (Pb1, P11, Pb2). The semiconductor heterostructure forms a first edge (E1) and a second edge (E2) of the first stage, wherein the first edge is formed by the first layer.

Hemt-transistor des normalerweise ausgeschalteten typs mit einem graben, der einen gatebereich enthält und mindestens eine stufe bildet, sowie entsprechendes herstellungsverfahren / Iucolano, Ferdinando; Patti, Alfonso; Chini, Alessandro. - (2016 May 25).

Hemt-transistor des normalerweise ausgeschalteten typs mit einem graben, der einen gatebereich enthält und mindestens eine stufe bildet, sowie entsprechendes herstellungsverfahren

Alessandro Chini
2016

Abstract

A normally-off type HEMT transistor comprising: a semiconductor heterostructure (4, 6, 200) having at least a first layer (4) and a second layer (6), the second layer being on top of the first layer is arranged; a trench (15) extending through the second layer and a portion of the first layer; a gate region (10) of conductive material extending into the trench; and a dielectric region (18) extending into the trench, covering the gate region and in contact with the semiconductor heterostructure. A portion of the trench is bounded laterally by a lateral structure (LS) forming at least a first stage (Pb1, P11, Pb2). The semiconductor heterostructure forms a first edge (E1) and a second edge (E2) of the first stage, wherein the first edge is formed by the first layer.
25-mag-2016
STMicroelectronics SRL
DE102016109659A1
Europeo
Tedesco
HEMT-Transistor des normalerweise ausgeschalteten Typs, der Folgendes aufweist: eine Halbleiter-Heterostruktur (4, 6, 200), die mindestens eine erste Schicht (4) und eine zweite Schicht (6) aufweist, wobei die zweite Schicht oben auf der ersten Schicht angeordnet ist; einen Graben (15), der sich durch die zweite Schicht und einen Bereich der ersten Schicht hindurch erstreckt; einen Gatebereich (10) aus leitfähigem Material, der sich in den Graben erstreckt; und einen dielektrischen Bereich (18), der sich in den Graben erstreckt, den Gatebereich bedeckt und mit der Halbleiter-Heterostruktur in Kontakt steht. Ein Teil des Grabens ist lateral durch eine laterale Struktur (LS) begrenzt, die mindestens eine erste Stufe (Pb1, P11, Pb2) bildet. Die Halbleiter-Heterostruktur bildet eine erste Kante (E1) und eine zweite Kante (E2) der ersten Stufe, wobei die erste Kante von der ersten Schicht gebildet ist.
HEMT, Power FET, WBG Semiconductors
Iucolano, Ferdinando; Patti, Alfonso; Chini, Alessandro
Altro::Brevetto
285
none
Hemt-transistor des normalerweise ausgeschalteten typs mit einem graben, der einen gatebereich enthält und mindestens eine stufe bildet, sowie entsprechendes herstellungsverfahren / Iucolano, Ferdinando; Patti, Alfonso; Chini, Alessandro. - (2016 May 25).
3
info:eu-repo/semantics/patent
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

Licenza Creative Commons
I metadati presenti in IRIS UNIMORE sono rilasciati con licenza Creative Commons CC0 1.0 Universal, mentre i file delle pubblicazioni sono rilasciati con licenza Attribuzione 4.0 Internazionale (CC BY 4.0), salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11380/1190102
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus ND
  • ???jsp.display-item.citation.isi??? ND
social impact