The design of a test pattern for the identification of the firing of the latch-up in CMOS integrated circuits is described.
Design and Simulation of a Test Pattern for Three-Dimensional Latch-up Analysis / I., DE MUNARI; R., Menozzi; Fantini, Fausto. - In: MICROELECTRONICS JOURNAL. - ISSN 0959-8324. - STAMPA. - 24:(1993), pp. 759-771.
Design and Simulation of a Test Pattern for Three-Dimensional Latch-up Analysis
FANTINI, Fausto
1993
Abstract
The design of a test pattern for the identification of the firing of the latch-up in CMOS integrated circuits is described.
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I metadati presenti in IRIS UNIMORE sono rilasciati con licenza Creative Commons CC0 1.0 Universal, mentre i file delle pubblicazioni sono rilasciati con licenza Attribuzione 4.0 Internazionale (CC BY 4.0), salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris
