본 발명은 전계 효과 트랜지스터의 표면에 절연 물질 증착 또는 성장, 절연 물질 식각 및 금속 증발의 연속된 단계를 사용한 단일 또는 다중 게이트 필드 플레이트의 제조 방법에 관한 것이다. 이 제조 방법은 절연 물질의 증착/성장이 전형적으로 잘 제어가능한 방법이므로 필드 플레이트 작동시 엄격한 제어를 허용한다. 게다가, 소자 표면에 증착된 절연 물질은 소자 고유 영역으로부터 제거될 필요가 없으며, 이는 전형적으로 저손상 절연 물질의 건식/습식 식각법의 필요 없이 필드-플레이팅된 소자의 구현을 가능하게 한다. 다중 게이트 필드 플레이트의 사용은 다중 접속을 통해 게이트 저항을 감소시키므로 대형 주변부 및/또는 초미세한 게이트 소자들의 성능을 향상시킨다.

The present invention relates to a method of making single or multiple gate field plates using successive steps of deposition or growth of insulating material, etching of insulating material and metal evaporation on the surface of a field effect transistor. This manufacturing method allows for tight control in field plate operation since the deposition / growth of insulating material is typically a well controllable method. In addition, the insulating material deposited on the device surface does not need to be removed from the device intrinsic region, which typically enables the implementation of field-plated devices without the need for dry / wet etching of low damage insulating materials. The use of multiple gate field plates reduces gate resistance through multiple connections, thus improving the performance of large peripheral and / or ultrafine gate devices.

단일 또는 다중 게이트 필드 플레이트의 제조 / Chini, Alessandro; Mishra, Umesh K.; Parikh, Primit; Wu, Yifeng. - (2004 Sep 09).

단일 또는 다중 게이트 필드 플레이트의 제조

Alessandro Chini;
2004

Abstract

The present invention relates to a method of making single or multiple gate field plates using successive steps of deposition or growth of insulating material, etching of insulating material and metal evaporation on the surface of a field effect transistor. This manufacturing method allows for tight control in field plate operation since the deposition / growth of insulating material is typically a well controllable method. In addition, the insulating material deposited on the device surface does not need to be removed from the device intrinsic region, which typically enables the implementation of field-plated devices without the need for dry / wet etching of low damage insulating materials. The use of multiple gate field plates reduces gate resistance through multiple connections, thus improving the performance of large peripheral and / or ultrafine gate devices.
9-set-2004
23-mar-2012
University of California, Cree Inc
KR101128376B1
Internazionale
Chini, Alessandro; Mishra, Umesh K.; Parikh, Primit; Wu, Yifeng
File in questo prodotto:
File Dimensione Formato  
KR101128376B1.pdf

Open access

Tipologia: Versione pubblicata dall'editore
Dimensione 646 kB
Formato Adobe PDF
646 kB Adobe PDF Visualizza/Apri
Pubblicazioni consigliate

Licenza Creative Commons
I metadati presenti in IRIS UNIMORE sono rilasciati con licenza Creative Commons CC0 1.0 Universal, mentre i file delle pubblicazioni sono rilasciati con licenza Attribuzione 4.0 Internazionale (CC BY 4.0), salvo diversa indicazione.
In caso di violazione di copyright, contattare Supporto Iris

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11380/1167430
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus ND
  • ???jsp.display-item.citation.isi??? ND
social impact